TMS320VC5509AZAY デジタル信号プロセッサおよびコントローラ – DSP、DSC 固定小数点デジタル信号プロセッサ 179-NFBGA -40 ~ 85

簡単な説明:

メーカー: テキサス・インスツルメンツ
製品カテゴリ:デジタル シグナル プロセッサおよびコントローラ – DSP、DSC
データシート:TMS320VC5509AZAY
説明:DSP – デジタル信号プロセッサおよびコントローラ
RoHS ステータス: RoHS 準拠


製品の詳細

特徴

アプリケーション

製品タグ

♠商品説明

商品属性 属性値
メーカー: テキサス・インスツルメンツ
製品カテゴリ: デジタル信号プロセッサおよびコントローラ - DSP、DSC
RoHS: 詳細
製品: DSP
シリーズ: TMS320VC5509A
取り付けスタイル: SMD/SMT
パッケージ/ケース: NFBGA-179
芯: C55x
コア数: 1コア
最大クロック周波数: 200MHz
L1 キャッシュ命令メモリ: -
L1 キャッシュ データ メモリ: -
プログラムメモリサイズ: 64キロバイト
データ RAM サイズ: 256キロバイト
動作供給電圧: 1.6V
最低動作温度: - 40℃
最高動作温度: + 85℃
包装: トレイ
ブランド: テキサス・インスツルメンツ
命令タイプ: 固定小数点
インターフェイス タイプ: I2C
湿気に敏感: はい
製品の種類: DSP - デジタル信号プロセッサおよびコントローラ
工場パック数量: 160
サブカテゴリ: 組み込みプロセッサおよびコントローラ
供給電圧 - 最大: 1.65V
供給電圧 - 最小: 1.55V
ウォッチドッグ タイマー: ウォッチドッグタイマー

♠ TMS320VC5509A 固定小数点デジタル信号プロセッサ

TMS320VC5509A 固定小数点デジタル シグナル プロセッサ (DSP) は、TMS320C55x DSP 世代の CPU プロセッサ コアに基づいています。C55x™ DSP アーキテクチャは、並列処理を強化し、消費電力の削減に全面的に注力することで、高性能と低消費電力を実現します。CPU は、1 つのプログラム バス、3 つのデータ読み取りバス、2 つのデータ書き込みバス、およびペリフェラルと DMA アクティビティ専用の追加バスで構成される内部バス構造をサポートします。これらのバスは、1 つのサイクルで最大 3 つのデータ読み取りと 2 つのデータ書き込みを実行する機能を提供します。並行して、DMA コントローラは、CPU の動作に関係なく、1 サイクルあたり最大 2 つのデータ転送を実行できます。

C55x CPU は 2 つの積和 (MAC) ユニットを提供し、それぞれが 1 サイクルで 17 ビット x 17 ビットの乗算を実行できます。中央の 40 ビット算術論理演算ユニット (ALU) は、追加の 16 ビット ALU によってサポートされます。ALU の使用は命令セットの制御下にあり、並列動作と消費電力を最適化する機能を提供します。これらのリソースは、C55x CPU のアドレス ユニット (AU) とデータ ユニット (DU) で管理されます。

C55x DSP 世代は、コード密度を向上させるために可変バイト幅の命令セットをサポートしています。命令ユニット (IU) は、内部または外部メモリから 32 ビット プログラム フェッチを実行し、プログラム ユニット (PU) の命令をキューに入れます。プログラム ユニットは、命令をデコードし、タスクを AU および DU リソースに指示し、完全に保護されたパイプラインを管理します。予測分岐機能により、条件付き命令の実行時にパイプライン フラッシュが回避されます。

汎用入出力機能と 10 ビット A/D は、ステータス、割り込み、および LCD、キーボード、およびメディア インターフェイスのビット I/O 用に十分なピンを提供します。パラレル インターフェイスは、HPI ポートを使用するマイクロコントローラのスレーブとして、または非同期 EMIF を使用するパラレル メディア インターフェイスとして、2 つのモードで動作します。シリアル メディアは、2 つのマルチメディア カード/セキュア デジタル (MMC/SD) 周辺機器と 3 つの McBSP によってサポートされます。

5509A ペリフェラル セットには、EPROM や SRAM などの非同期メモリ、および同期 DRAM などの高速で高密度のメモリへのグルーレス アクセスを提供する外部メモリ インターフェイス (EMIF) が含まれています。その他の周辺機器には、ユニバーサル シリアル バス (USB)、リアルタイム クロック、ウォッチドッグ タイマー、I2C マルチマスターおよびスレーブ インターフェイスが含まれます。3 つの全二重マルチチャネル バッファ付きシリアル ポート (McBSP) は、さまざまな業界標準シリアル デバイスへのグルーレス インターフェイスと、最大 128 の個別に有効化されたチャネルによるマルチチャネル通信を提供します。拡張ホスト ポート インターフェイス (HPI) は、ホスト プロセッサが 5509A の 32K バイトの内部メモリにアクセスできるようにするために使用される 16 ビットのパラレル インターフェイスです。HPI は、多重化モードまたは非多重化モードのいずれかに設定して、さまざまなホスト プロセッサにグルーレス インターフェイスを提供できます。DMA コントローラは、CPU の介入なしに 6 つの独立したチャネル コンテキストのデータ移動を提供し、1 サイクルあたり最大 2 つの 16 ビット ワードの DMA スループットを提供します。2 つの汎用タイマー、最大 8 つの専用汎用 I/O (GPIO) ピン、およびデジタル フェーズ ロック ループ (DPLL) クロック生成も含まれています。

5509A は、業界で受賞歴のある eXpressDSP™、Code Composer Studio™ 統合開発環境 (IDE)、DSP/BIOS™、Texas Instruments のアルゴリズム標準、および業界最大のサードパーティ ネットワークによってサポートされています。Code Composer Studio IDE は、C コンパイラと Visual Linker、シミュレータ、RTDX™、XDS510™ エミュレーション デバイス ドライバ、および評価モジュールを含むコード生成ツールを備えています。5509A は、50 を超える基本的なソフトウェア カーネル (FIR フィルター、IIR フィルター、FFT、およびさまざまな数学関数) とチップおよびボード サポート ライブラリを備えた C55x DSP ライブラリによってもサポートされています。

TMS320C55x DSP コアは、アプリケーション固有のハードウェアを追加して特定のアルゴリズムのパフォーマンスを向上させることができるオープン アーキテクチャで作成されました。5509A のハードウェア拡張機能は、固定機能のパフォーマンスとプログラマブルな柔軟性の完璧なバランスを実現しながら、ビデオ プロセッサ市場では従来見つけることが困難であった低消費電力とコストを実現します。この拡張により、5509A は、色空間変換、ユーザー インターフェイス操作、セキュリティ、TCP/IP、音声認識、テキストから音声への変換などの追加機能を実行するために使用できる帯域幅の半分以上を使用して、並外れたビデオ コーデック パフォーマンスを実現できます。その結果、単一の 5509A DSP で、処理ヘッドルームに余裕のあるほとんどのポータブル デジタル ビデオ アプリケーションに電力を供給することができます。詳細については、TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (資料番号 SPRU098) を参照してください。DSP 画像処理ライブラリの使用の詳細については、TMS320C55x Image/Video Processing Library Programmer's Reference (資料番号 SPRU037) を参照してください。


  • 前:
  • 次:

  • • 高性能、低消費電力、固定小数点 TMS320C55x™ デジタル シグナル プロセッサ

    − 9.26、6.95、5 ns の命令サイクル時間

    − 108、144、200 MHz のクロック レート

    − サイクルごとに実行される 1 つまたは 2 つの命令

    − デュアル乗数 [毎秒最大 4 億回の積和 (MMAC)]

    − 2 つの演算/論理ユニット (ALU)

    − 3 つの内部データ/オペランド読み取りバスと 2 つの内部データ/オペランド書き込みバス

    • 128K x 16 ビットのオンチップ RAM、以下で構成:

    − 64K バイトのデュアル アクセス RAM (DARAM) 4K × 16 ビットの 8 ブロック

    − 192K バイトのシングルアクセス RAM (SARAM) 4K × 16 ビットの 24 ブロック

    • 64K バイトのワンウェイト状態オンチップ ROM (32K × 16 ビット)

    • 8M × 16 ビットの最大アドレス可能な外部メモリ空間 (同期 DRAM)

    • 次のいずれかをサポートする 16 ビットの外部パラレル バス メモリ:

    − GPIO 機能を備えた外部メモリ インターフェース (EMIF) とグルーレス インターフェース:

    − 非同期スタティック RAM (SRAM)

    − 非同期 EPROM

    − シンクロナス DRAM (SDRAM)

    − GPIO 機能を備えた 16 ビット パラレル拡張ホスト ポート インターフェイス (EHPI)

    • 6 つのデバイス機能ドメインのプログラム可能な低電力制御

    • オンチップのスキャンベースのエミュレーション ロジック

    • オンチップ周辺機器

    − 2 つの 20 ビット タイマー

    − ウォッチドッグタイマー

    − 6 チャネルのダイレクト メモリ アクセス (DMA) コントローラ

    − 以下の組み合わせをサポートする 3 つのシリアル ポート:

    − 最大 3 つのマルチチャネル バッファ付きシリアル ポート (McBSP)

    − 最大 2 つのマルチメディア/セキュア デジタル カード インターフェイス

    − プログラマブル フェーズロック ループ クロック ジェネレータ

    − 7 つ (LQFP) または 8 つ (BGA) の汎用 I/O (GPIO) ピンと汎用出力ピン (XF)

    − バルク、割り込み、アイソクロナス転送をサポートする USB フルスピード (12 Mbps) スレーブ ポート

    − Inter-Integrated Circuit (I2C) マルチマスターおよびスレーブ インターフェイス

    −水晶入力、独立したクロック ドメイン、独立した電源を備えたリアルタイム クロック (RTC)

    − 4 チャンネル (BGA) または 2 チャンネル (LQFP) 10 ビット逐次比較型 A/D

    • IEEE Std 1149.1† (JTAG) バウンダリ スキャン ロジック

    • パッケージ:

    − 144 端子ロー プロファイル クアッド フラットパック (LQFP) (PGE サフィックス)

    − 179 端子 MicroStar BGA™ (ボール グリッド アレイ) (GHH サフィックス)

    − 179 端子鉛フリー MicroStar BGA™ (ボール グリッド アレイ) (ZHH サフィックス)

    • 1.2 V コア (108 MHz)、2.7 V ~ 3.6 VI/O

    • 1.35 V コア (144 MHz)、2.7 V – 3.6 VI/O

    • 1.6 V コア (200 MHz)、2.7 V – 3.6 VI/O

    • ハイブリッド、電気およびパワー トレイン システム (EV/HEV)

    – バッテリー管理システム (BMS)

    – 車載充電器

    – トラクションインバーター

    – DC/DC コンバータ

    – スターター/ジェネレーター

    関連製品