SPC5634MF2MLQ80 32ビットマイクロコントローラ – MCU NXP 32ビットMCU、Power Archコア、1.5MBフラッシュ、80MHz、-40/+125℃、車載グレード、QFP 144
♠ 製品説明
製品属性 | 属性値 |
メーカー: | NXP |
製品カテゴリー: | 32ビットマイクロコントローラ - MCU |
RoHS指令: | 詳細 |
シリーズ: | MPC5634M |
取り付けスタイル: | 表面実装 |
パッケージ/ケース: | LQFP-144 |
コア: | e200z3 |
プログラムメモリサイズ: | 1.5MB |
データ RAM サイズ: | 94 KB |
データバス幅: | 32ビット |
ADC 解像度: | 2 x 8ビット/10ビット/12ビット |
最大クロック周波数: | 80MHz |
I/O数: | 80 I/O |
供給電圧 - 最小: | 1.14V |
供給電圧 - 最大: | 1.32V |
最低動作温度: | - 40℃ |
最大動作温度: | + 150℃ |
資格: | AEC-Q100 |
パッケージ: | トレイ |
アナログ電源電圧: | 5.25V |
ブランド: | NXPセミコンダクターズ |
データ RAM タイプ: | SRAM |
I/O電圧: | 5.25V |
湿気に敏感: | はい |
製品: | MCU |
製品タイプ: | 32ビットマイクロコントローラ - MCU |
プログラムメモリタイプ: | フラッシュ |
工場パック数量: | 60 |
サブカテゴリ: | マイクロコントローラ - MCU |
ウォッチドッグタイマー: | ウォッチドッグタイマー |
部品番号別名: | 935311091557 |
単位重量: | 1.319グラム |
♠ 32ビットマイクロコントローラ - MCU
これらの 32 ビット車載マイクロコントローラは、システムオンチップ (SoC) デバイスのファミリで、MPC5500 ファミリの全機能と多くの新機能を高性能 90 nm CMOS テクノロジと組み合わせて、機能当たりのコストを大幅に削減し、パフォーマンスを大幅に向上させます。この車載コントローラ ファミリの高度でコスト効率の高いホスト プロセッサ コアは、Power Architecture® テクノロジに基づいて構築されています。このファミリには、組み込みアプリケーションにおけるアーキテクチャの適合性を向上させる拡張機能が含まれており、デジタル信号処理 (DSP) 用の追加命令サポートが含まれています。また、強化されたタイム プロセッサ ユニット、強化されたキュー付きアナログ/デジタル コンバータ、コントローラ エリア ネットワーク、強化されたモジュラ入出力システムなど、今日のローエンドのパワートレイン アプリケーションに重要なテクノロジが統合されています。このデバイス ファミリは、Freescale の MPC5500 ファミリと完全に互換性のある拡張機能です。デバイスには、最大 94 KB のオンチップ SRAM と最大 1.5 MB の内部フラッシュ メモリで構成される単一レベルのメモリ階層があります。このデバイスには、「キャリブレーション」用の外部バスインターフェース(EBI)も搭載されています。この外部バスインターフェースは、MPC5xxおよびMPC55xxファミリーで使用されるほとんどの標準メモリをサポートするように設計されています。
• 動作パラメータ
— 完全に静的な動作、0 MHz~80 MHz(2%の周波数変調を加えた場合、82 MHz)
— 接合部温度動作範囲 –40 ℃ ~ 150 ℃
— 低消費電力設計
– 消費電力400 mW未満(公称値)
– コアと周辺機器の動的な電力管理用に設計
– 周辺機器のソフトウェア制御クロックゲーティング
– すべてのクロックを停止した低電力停止モード
— 90nmプロセスで製造
— 1.2 V内部ロジック
— 5.0 V -10%/+5%(4.5 V~5.25 V)の単一電源、コアに3.3 Vと1.2 Vを供給する内部レギュレータ付き
— 5.0 V -10%/+5%(4.5 V~5.25 V)の範囲の入力ピンと出力ピン
– 35%/65% VDDE CMOSスイッチレベル(ヒステリシス付き)
– 選択可能なヒステリシス
– 選択可能なスルーレート制御
— Nexusピンは3.3V電源で駆動
— EMI低減技術を採用した設計
– 位相同期回路
– システムクロック周波数の周波数変調
– オンチップバイパス容量
– 選択可能なスルーレートと駆動強度
• 高性能e200z335コアプロセッサ
— 32ビットPower Architecture Book Eプログラマモデル
— 可変長エンコーディングの強化
– Power Architecture命令セットを16ビットと32ビットの命令を混在させてエンコードすることが可能
– コードサイズが小さくなる
— シングルイシュー、32ビットPower Architectureテクノロジー準拠CPU
— 順序どおりの実行とリタイアメント
— 正確な例外処理
— 分岐処理装置
– 専用の分岐アドレス計算加算器
– 分岐先読み命令バッファを使用した分岐加速
— ロード/ストアユニット
– 1サイクルのロードレイテンシ
– 完全にパイプライン化
– ビッグエンディアンとリトルエンディアンのサポート
– アクセスサポートの不整合
– ゼロロードツーユースパイプラインバブル
— 32個の64ビット汎用レジスタ(GPR)
— 16エントリの完全連想型変換ルックアサイドバッファ(TLB)を備えたメモリ管理ユニット(MMU)
— 命令バスとロード/ストアバスを分離
— ベクター割り込みサポート
— 割り込みレイテンシ < 120 ns @ 80 MHz (割り込み要求から割り込み例外ハンドラの最初の命令の実行までを測定)