SPC5634MF2MLQ80 32 ビット マイクロコントローラ – MCU NXP 32 ビット MCU、Power Arch コア、1.5MB フラッシュ、80MHz、-40/+125degC、車載グレード、QFP 144

• 動作パラメータ

— 完全に静的な動作、0 MHz ～ 80 MHz (プラス 2% の周波数変調 – 82 MHz)

— –40 ℃ ～ 150 ℃ ジャンクション温度動作範囲

— 低消費電力設計

– 400 mW 未満の消費電力 (公称)

– コアおよびペリフェラルの動的電源管理用に設計

– ペリフェラルのソフトウェア制御クロック ゲーティング

– 低消費電力停止モード、すべてのクロックを停止

— 90 nm プロセスで製造

— 1.2 V 内部ロジック

— 5.0 V -10％/+5% (4.5 V ～ 5.25 V) の単一電源で、コアに 3.3 V と 1.2 V を供給する内部レギュレーター

— 5.0 V -10％/+5% (4.5 V ～ 5.25 V) 範囲の入出力ピン

– 35%/65% VDDE CMOS スイッチ レベル (ヒステリシスあり)

– 選択可能なヒステリシス

– 選択可能なスルーレート制御

— 3.3 V 電源で給電される Nexus ピン

— EMI 低減技術を使用した設計

– フェーズロック ループ

– システムクロック周波数の周波数変調

– オンチップ バイパス キャパシタンス

– 選択可能なスルーレートとドライブ強度

• 高性能 e200z335 コア プロセッサ

— 32 ビット Power Architecture Book E プログラマーのモデル

— 可変長エンコーディングの機能強化

– Power Architecture 命令セットをオプションで 16 ビットと 32 ビットの混合命令にエンコードできるようにする

– コードサイズが小さくなる

— シングルイシュー、32 ビット Power Architecture テクノロジー準拠の CPU

— インオーダー執行とリタイア

— 正確な例外処理

— 分岐処理ユニット

– 専用の分岐アドレス計算加算器

– 分岐先読み命令バッファーを使用した分岐アクセラレーション

— ロード/ストア ユニット

– 1 サイクルのロード レイテンシ

– 完全にパイプライン化

– ビッグおよびリトル エンディアンのサポート

– ミスアライン アクセスのサポート

– 負荷から使用までのパイプライン バブルがゼロ

— 32 個の 64 ビット汎用レジスタ (GPR)

— 16 エントリの完全連想変換ルックアサイド バッファ (TLB) を備えたメモリ管理ユニット (MMU)

— 命令バスとロード/ストアバスを分離

— ベクター割り込みのサポート

— 割り込みレイテンシ < 120 ns @ 80 MHz (割り込み要求から割り込み例外ハンドラの最初の命令の実行までを測定)